Modeling and Efficiency Analysis of Multi-Phase Resonant Switched Capacitive Converters

International audienceThis paper presents an analytical method to evaluate pertinent data of the resonant capacitive switching converter especially the voltage gain and power efficiency. Instead of long transient simulation time, the proposed model uses frequency decomposition to speed-up computation. This method is valid for N-phase operation and extends the recently published studies on this promising topology outside zero-current/voltage switching conditions. Thanks to this tractable expression, we also reveal the intrinsic efficiencies over the voltage gain of 2-and 3-phase structures working at the resonant frequency in step-down operation. These results help to gain better understanding of multi-phase operation and encourage additional studies to use the full capability offered by the resonant switched capacitor converter especially for power on-chip integration. Keywords— DC-DC converter; switched-mode power supplies; resonant

Efficiency Comparison of Inductor-, Capacitor- and Resonant-based Converters Fully Integrated in CMOS Technology

International audienceThe full integration of DC-DC converters offers great promise for dramatic reduction in power consumption and the number of board-level components in complex systems on chip. Some papers compare the numerous published on-chip and on-die converter structures, but there is the need for an approach to accurately compare the main basic DC-DC conversion topologies. Therefore, this paper presents a method to compare the efficiencies of CMOS integrated capacitive-, inductive-and resonant-based switching converters. The loss mechanism of each structure in hard-switching conditions is detailed and the analytical equations of the power loss and output voltage are given as a function of few CMOS technology parameters. The resulting models can be used to accurately predict converter efficiency in the early design phase, to compare the basic structure in particular the technology node or to orient the passive choice. The proposed method is then applied to design, optimize and compare fully-integrated power delivery requirements on a 1mm 2 on-die area in 65nm CMOS technology over three decades of power density. The results also underline the high efficiency of the promising resonant-based converter. Index Terms—integrated switching power supply, on-chip voltage regulator, switched-capacitor converter, inductive power converter, resonant converte

Effect of CMOS Technology Scaling on Fully-Integrated Power Supply Efficiency

International audienceIntegrating a power supply in the same die as the powered circuits is an appropriate solution for granular, fine and fast power management. To allow same-die co-integration, fully integrated DC-DC converters designed in the latest CMOS technologies have been greatly studied by academics and industrialists in the last decade. However, there is little study concerning the effects of the CMOS scaling on these particular circuits. To show the trends, this paper compares the achievable efficiencies of the 2:1 switched capacitor DC-DC converter topology under the same constraints in 65, 130 and 350nm bulk CMOS nodes and 28nm in bulk and FDSOI technologies with various capacitor options

Structures et contrôle d'amplificateurs de puissance et de convertisseurs statiques d'énergie électrique en vue de leur enfouissement

Ce manuscrit d’HDR discute de structure et de contrôle de convertisseurs et d’amplificateurs, dans les gammes de tension de quelques volts et de puissance inférieure au watt, en vue de leurs enfouissements au sein de circuits intégrés. Enfouis, car au-delà d’être intégrés, ils sont distribués au sein de chaque fonction, et finalement dissimulés d’un point de vue système. Cette approche répond aux multiples verrous limitant l’autonomie, augmentant le volume d’un système électronique et réduisant leurs fiabilités.Je situe principalement mes travaux par rapport à l’état de l’art sur les méthodologies de simulation et d’analyse de structure, et de leurs contrôles, complétées par des propositions de circuit et leurs implémentations à des fins de validations expérimentales. L’exploration des trois grandes familles de convertisseurs, capacitif, inductif et résonant, et leurs hybridations par connexion série ou parallèle, ont permis de dégager des tendances de miniaturisation, des lois en vue de la prédiction de certaines de leurs performances, notamment le rendement énergétique. Cette étude structurelle est également un déclencheur et un aiguilleur d’évolution des technologies. Par la suite, différents types de contrôle, pour fournir une alimentation stable ou variable rapidement, sont analysés tels que le contrôle analogique et numérique à fréquence fixe ou variable. La contribution est majoritairement orientée vers la proposition de boucles d’asservissement originales, plutôt analogiques, intimement liées au convertisseur. Ces apports à multiples facettes sont autant de clefs vers l’enfouissement des convertisseurs.Je me suis attaché à décrire mes apports repris dans une quinzaine d’articles internationaux, une trentaine de conférences internationales et une dizaine de brevets à ce jour. Je reste également actif dans la mission d’enseignement et contribue à la formation par la recherche dans ce domaine, peu couvert par les formations initiales.Au niveau des perspectives, il paraît nécessaire de continuer à explorer de nouvelles structures ou à revisiter certaines, à la lumière des technologies émergentes sur une échelle de puissance élargie couvrant également le milliwatt. Dans un esprit de décloisonnement et pour créer de nouvelles filières, je souhaiterais porter de nouveaux projets en collaboration avec d’autres chercheurs sur l’analyse du codage logique et les convertisseurs à transduction multi domaines. Enfin, il est nécessaire de penser aux répercussions de la recherche sur la société et les orienter en fonction d’une réflexion globale

Dual-Input Switched Capacitor Converter Suitable for Wide Voltage gain Range

International audienceThe capacitive-based switching converter suffers from low efficiency, except for a few conversion ratios, thus limiting its use in fine dynamic voltage and frequency scaling for the power management of digital circuits. Therefore, this paper proposes a Multiple Input Single Output Switched Capacitor Converter (MISO-CSC) to provide flatness efficiency over a large voltage gain range. First, the power efficiency calculation in MISO configuration is given, and then the best ones to optimize the number of switched capacitor structures is selected. By using two power supplies, the MISO converter produces 18 ratios instead of three in SISO (Single Input Single Output) mode. Using a CMOS 65nm technology, the transistor-based simulations exhibit an average 15% efficiency gain over a 0.5-1.4V output voltage range compared to the SISO-CSC. Index Terms— switched capacitor converter, multi-input converter, power efficiency optimization, fully integrated voltage regulator, dynamic voltage and frequency scaling

3D ICs: An Opportunity for Fully-Integrated, Dense and Efficient Power Supplies

International audienceWith 3D technologies, the in-package solution allows integrated, efficient and granular power supplies to be designed for multi-core processors. As the converter design obtains few benefits from the scaling, 3DIC allows the best technology to be chosen i.e. one which suits the DC-DC converter design. This paper evaluates the achievable power efficiency between on-die and in-package converters using a combination of active (28 and 65nm CMOS nodes) and passive (poly, MIM, vertical capacitor) layers. Based on the same load power consumption, on-die and in-package switched capacitor converters achieve 65% and 78% efficiency, respectively, in a 1mm 2 silicon area. An additional high density capacitance layer (100nF/mm 2) improves efficiency by more than 20 points in 65nm for the same surface which emphasizes the need for dedicated technology for better power management integration. This paper shows that in-package power management is a key alternative for fully-integrated, dense and efficient power supplies

Autonomous Sensor Node Powered by CM-Scale Benthic Microbial Fuel Cell and Low-Cost and Off-the-Shelf Components

International audienceMicrobial fuel cells (MFC's) are promising energy harvesters to constantly supply energy to sensors deployed in aquatic environments where solar, thermal and vibration sources are inadequate. In order to show the ready-to-use MFC potential as energy scavengers, this paper presents the association of a durable benthic MFC with a few dollars of commercially-available power management units (PMU's) dedicated to other kinds of harvesters. With 20cm 2 of cheap material electrodes, and experimental conditions similar to real ones, 101µW has been generated at 320mV in steady-state operation. In burst mode, the MFC can generate up to 400µW. The PMU, configured to extract the maximum available energy, provides 47µW at 3V in steady state, which would allow a wide range of environmental sensors to be powered. A sensor node, consuming 100µJ every 4s for measurement and wireless transmission of temperature, has been successfully powered by the association of our MFC and the PMU

Electrical characterization and modeling of benthic microbial fuel cells for energy harvesting

National audienceMicrobial fuel cell (MFC) is a promising energy harvester for supplying sensors in seafloors where solar, thermal and vibration sources are inadequate. Extensive efforts focus improvement of MFC biological and electrochemical capabilities while the electrical perspectives are poorly developed in literature. In order to promote MFC as energy scavenger, this paper explains the methods used to electrically characterize the specific MFC for seafloor conditions and the way to model its steady state operation close to the maximum power point. The method is applied to a compost-fed MCF delivering 5.7µW at 0.14V optimal output voltage. This work is the first step to efficiently apprehend the elaboration of an electrical harvesting interface

Investigation of the power-clock network impact on adiabatic logic

International audienceAdiabatic logic is architecture design style which seems to be a good candidate to reduce the power consumption of digital cores. One key difference is that the power supply is also the clock signal. A lot of work on different adiabatic logic families has been done but the impact of the power supply and the power-clock network still remains to be studied. In this paper, we investigate the power-clock network effect on adiabatic energy dissipation. We derive closed-form analytical formulas to represent the output signal voltage and energy dissipation while taking into account the parasitic impedance of the power-clock network with respect to switching frequency such that adiabatic conditions are still met. Experiments, based on simulation, show that the power-clock network impacts both the energy efficiency of the circuit and its frequency

Contribution à l'amélioration de la gestion de l'énergie dans les applications audio embarquées

Les systèmes embarqués tels que les téléphones portables ou les lecteurs multimédia intègrent de plus en plus de fonctions consommatrices d'énergie ce qui a pour conséquence directe une diminution de leurs autonomies. Les applications audio dans les téléphones cellulaires et en particulier l'application casque font partie des fonctions les plus consommatrices d'énergie. Après un état de l'art des solutions permettant l'amplification de signaux audio, l'amplificateur de classe G à été identifié comme étant le meilleur candidat pour obtenir une amélioration du rendement tout en fournissant une bonne qualité de reproduction sonore. Nos travaux se sont plus particulièrement focalisés sur la détection d'enveloppe de ces architectures qui est un facteur clé dans la maximisation du rendement. Une étude des propriétés temporelles, fréquentielles et statistiques des signaux présents en entrée de l'amplificateur a ainsi été menée pour mettre en évidence les différences entre les signaux classiquement utilisés (signal sinusoïdal) et les signaux réellement écoutés par les utilisateurs (musique). Après avoir effectué une sélection de signaux pour la suite de notre étude, nous avons également caractérisé la puissance correspondant à des conditions normales d'écoute afin d'obtenir par la suite un environnement de test proche des conditions réelles de fonctionnement. Un modèle simplifié et rapide d'amplificateur hybride permettant d'obtenir en quelques dizaines de secondes, l'évaluation du rendement, de la consommation et de la qualité sonore dans des conditions réelles de fonctionnement a été développé. Notre modèle, entièrement configurable et réadaptable à d'autres types de circuits a été validé par mesures pratiques des performances d'un amplificateur existant. Les paramètres de la détection d'enveloppe de ce modèle ont fait l'objet d'une optimisation basée sur le couplage séquentiel de deux algorithmes d'optimisation, permettant ainsi dans un temps limité d'obtenir une solution optimale sans solution de départ sous des conditions réelles d'utilisation. La suite de notre étude nous a conduit à étudier, modéliser, optimiser et comparer des amplificateurs de classe G possédant un nombre de tensions d'alimentation supérieur (3, 4) ainsi que des amplificateurs de classe H (alimentations continues) afin d'améliorer encore le rendement. Enfin, nous avons proposé une nouvelle détection d'enveloppe permettant d'améliorer le rendement à faible puissance. Cette nouvelle détection d'enveloppe permet à l'amplificateur de classe G un fonctionnement en multi niveau et d'être auto adaptatif au signal audio présent en entrée de l'amplificateur. Après avoir développé des méta-modèles pour optimiser les paramètres de la détection d'enveloppe, cette détection d'enveloppe a été implémentée au niveau transistor en technologie 0.25 m de ST Microelectronics.Embedded systems such as mobile phones, tablets and GPS incorporate an increasing number of electronic functions that generate a decrease in battery life. The aim of this work is to propose new solutions for audio amplifiers for the headphone application because this application has a large impact on battery autonomy. To improve the efficiency of actual amplifiers, a behavioral model of this kind of amplifier has been developed and validated by practical measures. This model, fast, accurate and reconfigurable allows in few seconds to evaluate the efficiency, consumption and quality of sound reproduction in real conditions of operation. Through the use of this model coupled with an optimizing method based on two algorithms, several architectures of level detector were studied and compared allowing to define the best compromise. A new architecture is then proposed, simulated and optimized in a 0.25 m technology from ST Microelectronics to demonstrate the feasibility of the solution.VILLEURBANNE-DOC'INSA-Bib. elec. (692669901) / SudocSudocFranceF